昨日、東京エレクトロンデバイスのDDR2 SDRAM 高速メモリインターフェイスデザインのセミナーに行ってきた。http://ppg.teldevice.co.jp/m_event/memory/なかなかためになったんだけど、会場が新しくてくさすぎ。(新車のにおいの強いみたいな) 頭が痛くなったので、3時ころ帰宅した。
内容は良かった。DDR1やDDR2の注意点や実装方法などを説明してくれたが、時間の関係もあって、肝心な所の話はなかった。その辺はかね払わないとだめかも? 何はともあれためになった。
特にVirtex4は、DDRのために遅延素子を内蔵していて、自動的にDQSの位相を検出して、DQをシステムクロックでサンプルできる所まで、遅らせてくれるそうな。。。
にわかには信じられない高機能だが、本当だとしたらとてもうれしい。おまけに全部のIOのその機能が入っているそう。何か、無駄のような気もするが、とてもうれしい機能なのはたしか。
スパルタン3EもIOBに遅延素子が入っているそう。それだけでもうれしい。
現在、Virtex2でDDRコントローラを作成中だが、リードの時にDDR SDRAMからのデータをサンプルするのが問題。
配線遅延によって、相当サンプルポイントが変わるし、そこまでDCMでフェーズシフトして、データをサンプルしても、(もしくはDQSをデレイして、データをサンプルしても)また、システムクロックにあわせなくちゃならない。
Virtex4かSpartan3Eにすれば、こんな苦労はしなくても良いのにと思った。
でも、セミナー行ったので、ひらめいて、大変だけど良さそうな方法が見つかったので、試してみる。
内容は良かった。DDR1やDDR2の注意点や実装方法などを説明してくれたが、時間の関係もあって、肝心な所の話はなかった。その辺はかね払わないとだめかも? 何はともあれためになった。
特にVirtex4は、DDRのために遅延素子を内蔵していて、自動的にDQSの位相を検出して、DQをシステムクロックでサンプルできる所まで、遅らせてくれるそうな。。。
にわかには信じられない高機能だが、本当だとしたらとてもうれしい。おまけに全部のIOのその機能が入っているそう。何か、無駄のような気もするが、とてもうれしい機能なのはたしか。
スパルタン3EもIOBに遅延素子が入っているそう。それだけでもうれしい。
現在、Virtex2でDDRコントローラを作成中だが、リードの時にDDR SDRAMからのデータをサンプルするのが問題。
配線遅延によって、相当サンプルポイントが変わるし、そこまでDCMでフェーズシフトして、データをサンプルしても、(もしくはDQSをデレイして、データをサンプルしても)また、システムクロックにあわせなくちゃならない。
Virtex4かSpartan3Eにすれば、こんな苦労はしなくても良いのにと思った。
でも、セミナー行ったので、ひらめいて、大変だけど良さそうな方法が見つかったので、試してみる。